# AEMtec GmbH

> Entwicklung, Industrialisierung und Fertigung komplexer mikro- und optoelektronischer Module in Reinraum bis ISO 5.

## Auf einen Blick

- **Ort:** Berlin
- **Website:** https://www.aemtec.com
- **Mitarbeiter:** >300 (weltweit,
- **Verfahren:** Wafer Back-End Services, UBM (Under Bump Metallisierung) / ENB - Electroless Ni-Au Plating, Solder Balling (Ball/Bump Forming, Ball Drop, Druckverfahren), Wafersägen (Wafer Dicing), Wafer Grinding (in Kooperation mit Partnern), Wafer Testing (in Kooperation mit Partnern), SMT - Surface Mount Technology (Schablonendruck, Dispensen, SMD Bestückung, Reflowlöten, AOI), Chip on Board (CoB) / Chip on Glass (CoG) - Chip- & Drahtbonden, Drahtbonden (Gold- und Aluminium-Drahtbonden), Flip-Chip Löten, Flip-Chip isotropes Kleben (ICA), Flip-Chip anisotropes Kleben (ACA/ACF), Flip-Chip Thermosonic / Thermokompression / Ultrasonic, TSV (Through Silicon Via) Verarbeitung, Opto-Packaging (aktives und passives Alignment), Lens Array Alignment (aktive Justage von Optiken), Optoverguss (Dispensen/Jetten Nano- bis Milliliter, 1- und 2-komponentig, thermisch/UV-härtend), Verguss (Globtop, Dam & Fill), Fan-Out Wafer-Level Packaging (FOWLP, Compression Molding, RDL), Custom Test und Automation Solutions (Wafer Probing, End-of-Line Testing, AOI, Active Alignment)
- **Werkstoffe:** Silizium, Glas, FR4, Standard Leiterplatten (starr), Starr-flex Leiterplatten, Folie, Keramik, IMS, LCP, Polyimid, Epoxyd Glasgewebe, Aluminium (Pad-Metallisierung), Kupfer (Pad-Metallisierung), Nickel-Gold (UBM/Bump), Nickel-Palladium-Gold (Bump), Bleifreie Lote, Bleihaltige Lote, Niedertemperaturlote, Epoxide (Verguss), Silikone (Verguss)
- **Zertifikate:** ISO 9001:2015, ISO 13485:2016, ISO 14001:2015, SBTi Science-Based Targets (Net-Zero/Near-Term), SBTi-validierte Klimaziele, Reinraum ISO 5
- **Branchen:** Medizin- & Biotechnologie, KI & Kommunikation, Industrie & Automatisierung, Halbleiter, Raumfahrt & Verteidigung
- **Profil:** https://amplifa-marketplace.com/anbieter/aemtec

## Über uns

Die AEMtec GmbH mit Sitz am Wissenschaftsstandort Berlin-Adlershof ist spezialisiert auf die Entwicklung, Industrialisierung und Herstellung von komplexen mikro- und optoelektronischen Modulen bis hin zu kompletten Systemen. Das Technologieportfolio umfasst Wafer Back-End Services (UBM, Solder Balling, Wafersägen), Chip- und Drahtbonden, Flip-Chip, SMT-Bestückung, Opto-Packaging, Fan-Out Wafer-Level Packaging, 3D-Integration und Systemintegration bis hin zu kundenspezifischen Test- und Automatisierungslösungen. Gefertigt wird in Reinräumen der ISO-Klassen 5 bis 8, mit Platziergenauigkeiten bis ±0,5 µm an hochpräzisen Die-Bondern. Verarbeitet werden Silizium-Wafer, Glas, Keramik, FR4, starre und starr-flexe Leiterplatten sowie Kunststoffe wie LCP und Polyimid. Kundengruppen stammen aus Medizin- und Biotechnologie, KI und Kommunikation, Industrie und Automatisierung, Halbleiter sowie Raumfahrt und Verteidigung. Neben Berlin unterhält AEMtec Standorte in Dresden (aSpect Systems) und ein Tech Center in Boston.

## Verfahren & technische Grenzen

- Wafer Back-End Services
- UBM (Under Bump Metallisierung) / ENB - Electroless Ni-Au Plating
- Solder Balling (Ball/Bump Forming, Ball Drop, Druckverfahren)
- Wafersägen (Wafer Dicing)
- Wafer Grinding (in Kooperation mit Partnern)
- Wafer Testing (in Kooperation mit Partnern)
- SMT - Surface Mount Technology (Schablonendruck, Dispensen, SMD Bestückung, Reflowlöten, AOI), max. Länge 50 x 150mm
- Chip on Board (CoB) / Chip on Glass (CoG) - Chip- & Drahtbonden, Toleranz +/- 0.5µm
- Drahtbonden (Gold- und Aluminium-Drahtbonden)
- Flip-Chip Löten
- Flip-Chip isotropes Kleben (ICA)
- Flip-Chip anisotropes Kleben (ACA/ACF)
- Flip-Chip Thermosonic / Thermokompression / Ultrasonic
- TSV (Through Silicon Via) Verarbeitung
- Opto-Packaging (aktives und passives Alignment), Toleranz +/- 0,5µm
- Lens Array Alignment (aktive Justage von Optiken)
- Optoverguss (Dispensen/Jetten Nano- bis Milliliter, 1- und 2-komponentig, thermisch/UV-härtend)
- Verguss (Globtop, Dam & Fill)
- Fan-Out Wafer-Level Packaging (FOWLP, Compression Molding, RDL)
- Custom Test und Automation Solutions (Wafer Probing, End-of-Line Testing, AOI, Active Alignment)
- Design, Entwicklung und Industrialisierung (Engineering, NPI, Prototyping)
- Qualifikation/Zuverlässigkeitslabor (Temperaturschock, Klima, Burn-in, Mechanische Analyse)
- Produktspezifische Prüfungen (AOI, ICT, FCT, Burn-in)
- System Integration / SiP (Multi-Chip-Module in Mischtechnologien)
- 3D Integration
- Rapid Prototyping (US Tech Center Boston)
- Reflowlöten

## Maschinenpark

- UBM-Linie (Electroless Plating)
- Solder Balling Anlagen (manuell und vollautomatisch)
- Vollautomatische Präzisionssägen (Wafer Dicing)
- SMD Bestückautomaten
- Hochpräzise Die-Bonder

## Standorte

- Berlin – Hauptsitz, Entwicklung & Reinraumproduktion ISO 5–8
- Dresden – aSpect Systems GmbH – Custom Test & Automation
- Boston (USA) – AEMtec USA Inc. – US Tech Center: Beratung, Rapid Prototyping

## Historie

- 2003: Robert Giertz als Werkstudent/Diplomand bei AEMtec
- 2007: Thomas John unterstützt die Vertriebsaktivitäten von AEMtec
- 2009: Robert Giertz kehrt zu AEMtec zurück
- 2010: Thomas John und Jan Trommershausen verantworten Vertrieb bzw. Geschäftsführung
- 2012: Robert Giertz leitet den Bereich Engineering
- 2018: Robert Giertz wird CTO
- 2019: Thomas John wird Geschäftsführer; Aufbau Wafer Back-end Services
- 2021: Erweiterung des Firmengebäudes in Berlin
- 2024: Neue UBM-Anlage in-house (Electroless UBM von Fraunhofer IZM transferiert)
- 2025: Robert Giertz wird Geschäftsführer; SBTi-Zielvalidierung im Oktober 2025
- 2026: AEMtec und Micross unterzeichnen Vereinbarung – AEMtec wird Teil von Micross

## Kontakt

- James-Franck-Str. 10
- 12489 Berlin
- +49 30 6392 7300
- info@aemtec.com