# semify GmbH

> Engineering-Dienstleistungen für digitale und Mixed-Signal-Chipentwicklung: RTL, Verifikation, FPGA und Backend bis zum Tapeout

## Auf einen Blick

- **Ort:** Graz, Österreich
- **Website:** https://www.semify-eda.com/
- **Gegründet:** 2020
- **Verfahren:** Digital Frontend Design & Verification (RTL, UVM, lint/CDC), FPGA-Prototyping & Platform Bring-up, Digital Backend Implementation & Sign-off (Synthesis, DFT, Place & Route, STA, GLS, ECO), Mixed-Signal ASIC Design (Power Management, Audio, NFC, MEMS), SoC- & Subsystem-Verifikation (inkl. Gate-Level Simulation), Edge AI/ML-Modellentwicklung & Embedded Software (TensorFlow Lite, PyTorch Mobile, C/C++, Python), Post-Silicon Lab Support (Debug, Re-Simulation, ECO Implementation), Digital Frontend Design & Verification, RTL-Implementierung (SystemVerilog/Verilog, Lint, CDC/RDC), Funktionale Verifikation (UVM, Assertions, Coverage), FPGA-Prototyping, Synthese & Constraints, DFT-Support, Place & Route Support, STA & Sign-off, Gate-Level Simulation & ECO, Mixed-Signal-ASIC-Entwicklung, SoC/Subsystem-Verifikation, RISC-V-Core-Integration, Edge-AI-Anwendungen (TensorFlow Lite, PyTorch Mobile)
- **Werkstoffe:** Digital Frontend Design & Verification, Digital Backend Implementation & Sign-off, Mixed-Signal ASIC Design, FPGA-Prototyping, SoC- & Subsystem-Verifikation, Edge-AI & Embedded Software, RISC-V-Core-Integration
- **Zertifikate:** Milestone-basierte Qualitätsgates (Stone/Bronze/Silver/Gold)
- **Branchen:** Halbleiter, Automotive, Power Management, AI/Compute, Consumer Electronics
- **Profil:** https://amplifa-marketplace.com/anbieter/semify

## Über uns

Die semify GmbH ist ein österreichisches Engineering-Unternehmen mit Sitz in Graz, das auf Digital Design und Verification für die Halbleiterentwicklung spezialisiert ist. Das Team unterstützt Kunden von der Architektur und Spezifikation über die RTL-Implementierung (SystemVerilog/Verilog, Lint, CDC/RDC) und funktionale Verifikation mit UVM bis zur Backend-Implementierung mit Synthese, DFT-Support, Place & Route, STA, Gate-Level-Simulation und ECO. Weitere Schwerpunkte sind Mixed-Signal-ASIC-Entwicklung für Power Management, Audio, NFC und MEMS, FPGA-Prototyping, die Integration von RISC-V-Kernen sowie Edge-AI- und Embedded-Software-Entwicklung mit TensorFlow Lite, PyTorch Mobile, C/C++ und Python. Alle Ingenieurinnen und Ingenieure sind in Zentraleuropa befasst, was kurze Kommunikationswege und enge Zusammenarbeit ermöglicht. Das Unternehmen arbeitet projektbezogen entweder vollständig integriert in Kundenteams oder unabhängig nach Meilensteinen und betreut große OEMs unter anderem in Automotive, AI/Compute und Power Management.

## Verfahren & technische Grenzen

- Digital Frontend Design & Verification (RTL, UVM, lint/CDC)
- FPGA-Prototyping & Platform Bring-up
- Digital Backend Implementation & Sign-off (Synthesis, DFT, Place & Route, STA, GLS, ECO)
- Mixed-Signal ASIC Design (Power Management, Audio, NFC, MEMS)
- SoC- & Subsystem-Verifikation (inkl. Gate-Level Simulation)
- Edge AI/ML-Modellentwicklung & Embedded Software (TensorFlow Lite, PyTorch Mobile, C/C++, Python)
- Post-Silicon Lab Support (Debug, Re-Simulation, ECO Implementation)

## Standorte

- Graz – Hauptsitz und Engineering

## Historie

- 2020: Gegründet in Graz von DI Klaus Strohmayer