Ist das Ihr Unternehmen?
Profil kostenlos übernehmen: Anfragen erhalten, Daten selbst korrigieren, Verifiziert-Abzeichen beantragen.
Entwickelt luftgekühlte AI-Inferenz-Systeme für Datacenter, vom Chip bis zur Software-Integration
Tensordyne Inc.
Sunnyvale, CA (USA) · München (Deutschland)Neu auf Amplifa
Über Tensordyne
Tensordyne entwickelt multimodale generative AI-Inferenz-Systeme für Datacenter, von einem einzelnen Rack bis zu tausenden Racks. Das Unternehmen entwirft die gesamte Systemkette aus eigener Entwicklung: auf logarithmischer Mathematik basierende Rechenarchitekturen (TDN Math), Inferenz-Chips wie Scorpio und Napier, Compute-Trays, den Scale-up-Interconnect TDN Link sowie Software-Integration über PyTorch, Triton und vLLM unter Kubernetes. Die Systeme sind vollständig luftgekühlt und mit rund 30 kW pro Pod ohne Flüssigkeitskühlung in bestehenden Rechenzentren einsetzbar. Zielbranchen sind Hyperscaler, Neo Clouds, Enterprise-On-Premise-Installationen sowie Application-Layer-Unternehmen und Foundation-Model-Builder. Das Unternehmen ist als Tensordyne Inc. (Sunnyvale, Kalifornien) und Tensordyne GmbH (München) mit Standorten in Nordamerika und Europa aktiv. Die Fertigung der Chips erfolgt als Fabless-Unternehmen in Partnerschaft mit Broadcom und TSMC; die eigene Wertschöpfung liegt in Architektur, Chipdesign, System- und Softwareentwicklung.
- Standort
- München
- Verfahren
- AI-Inferenz-Systeme für Datacenter (Rack bis tausende Racks), Luftgekühlte Inferenz-Hardware (30 kW pro Pod), Software-Integration via PyTorch, Triton, vLLM / Kubernetes, Scale-up Interconnect (TDN Link), Support für MoE- und agentische Modelle
- Werkstoffe
- Log-Math-Architektur, Inferenz-Chips (Scorpio, Napier), Compute Tray, Scale-up-Interconnect
- Zertifikate
- G2 Certification (IDCA SDS Evaluation)
- Branchen
- Hyperscaler, Neo Clouds, Enterprise On-Prem AI, Application-Layer-Unternehmen, Foundation-Model-Builder
- 01
TDN Math (logarithmische Rechenarchitektur)
- 02
Chipdesign (TDN AIP, Fabless mit Broadcom/TSMC)
- 03
Compute-Tray-Entwicklung (TDN ACT)
- 04
Scale-up-Interconnect (TDN Link)
- 05
Systemintegration bis Rack-Ebene
- 06
Software-Integration (PyTorch, Triton, vLLM, Kubernetes)
- 07
Support und Fleet-Betrieb
Technologien & Komponenten
Log-Math-Architektur
Proprietäre logarithmische Rechenansätze als Grundlage für energieeffiziente AI-Inferenz.
Inferenz-Chips (Scorpio, Napier)
7nm- (Scorpio) bzw. 3nm-Silizium (Napier), gefertigt bei TSMC in Partnerschaft mit Broadcom.
Compute Tray
Systemeinheit zur Aufnahme der Inferenz-Chips im Rack-Verbund.
Scale-up-Interconnect
Any-to-any-zellbasierter Interconnect für lineares Skalieren und niedrige Latenz.
Standorte
Sunnyvale, CA
USHauptsitz USA / Headquarters
München
DEStandort Deutschland (1. OG)
Systemkomponenten
Einblicke in die Fertigung
Branchen
Zusatzleistungen
Qualität & Zertifizierung
Tensordyne wurde 2025 vom International Data Center Authority (IDCA) nach Abschluss des SDS-Evaluationsprozesses mit dem Zertifizierungslevel G2 ausgezeichnet. Dies bestätigt Systemdesign, Deployment-Disziplin und Servicequalität der Enterprise-AI-Plattform auf Datacenter-Skala.
| Nachweis | Sunnyvale, CA | München |
|---|---|---|
| G2 Certification (IDCA SDS Evaluation) |
Unternehmenshistorie
- 2019
Erste fünf Grundpatente für Log-Math-Architekturen eingereicht; Designbeginn Scorpio (Gen-1-Chip)
- 2021
Tape-out Scorpio bei Broadcom; funktionsfähige 7nm-Silizium von TSMC erhalten
- 2022
Funktionale Scorpio-Samples an erste Validierungskunden ausgeliefert
- 2023
Entwicklung der Gen-2-Architektur; Fokus auf Transformer-Modelle und generative KI
- 2024
Strategischer Pivot auf Datacenter-Maßstab (Napier); Technologiepartnerschaft mit Juniper Networks
- 2025
Optimierung für MoE- und agentische Workloads; G2-Zertifizierung durch IDCA (September)
- 2026
3nm-Napier-Chip tape-out (Broadcom/TSMC); Übergang in High-Volume Manufacturing bei TSMC