Codasip GmbH

Über Codasip

Codasip ist ein europäisches Halbleiter-Designunternehmen, das RISC-V-Prozessor-IP (Embedded- und Application-Cores) sowie das elektronische Design-Automatisierungswerkzeug Codasip Studio entwickelt. Statt physischer Fertigung liegt die Wertschöpfung in der Prozessorarchitektur, der Verifikation durch Simulation und formale Methoden sowie der Customisierung von Prozessorkernen über das CodAL-Beschreibungsmodell. Das Portfolio umfasst standardisierte RISC-V-Kerne, CHERI-fähige Sicherheitskerne gegen Memory-Safety-Schwachstellen, Custom Vector Processing und automotive-grade Prozessoren nach ISO 26262 und ISO/SAE 21434; im Oktober 2025 wurden die RISC-V-Prozessoren bis ASIL-D zertifiziert. Zielbranchen sind regulierte Märkte wie kritische Infrastruktur, Verteidigung und Luft-/Raumfahrt, Automotive, Industrie, IoT sowie HPC und KI. Codasip wurde 2014 nach zehnjähriger Forschung an der Brno University of Technology gegründet, beschäftigt rund 250 Mitarbeitende (davon 57 % Hardware- und 30 % Software-Ingenieure) und hat die Zentrale in München mit Designcentern in Europa sowie Büros in den USA und Südkorea.

Standort

München

Verfahren

RISC-V Prozessor-IP-Lizenzierung (Embedded- und Application-Cores), Codasip Studio (EDA-Tool für Prozessor-Design und Custom Compute), CHERI-fähige sichere RISC-V-Cores, Custom Vector Processing, Processor Co-Design / Bounded Customization, Simulation (u.a. SIM-V-Integration), Verifikation (Simulation und formale Verifikation), Automotive-grade Prozessoren (ISO 26262, ISO/SAE 21434)

Werkstoffe

CodAL-Beschreibungssprache, CHERI-Sicherheitsarchitektur, RISC-V ISA

Zertifikate

ASIL-D (ISO 26262, produktbezogen)

Gegründet

2014 (laut

Mitarbeiter

ca. 250

Branchen

Halbleiter, Kritische nationale Infrastruktur, Verteidigung, Avionik & Luft-/Raumfahrt, Automotive, Industrie, IoT

1. 01

   Prozessorarchitektur in CodAL

2. 02

   Generierung von RTL und SDK mit Codasip Studio

3. 03

   Bounded Customization / Custom Compute

4. 04

   Simulation (u. a. SIM-V-Integration) und formale Verifikation

5. 05

   Lizenzierung der Prozessor-IP

Technologien & Verfahren

Standorte

Produkte

Einblicke in die Fertigung

Qualität & Zertifizierung

Die RISC-V-Prozessoren sind nach ISO 26262 und ISO/SAE 21434 entwickelt und im Oktober 2025 bis ASIL-D zertifiziert. Verifikation erfolgt über Simulation (u. a. MachineWare SIM-V) und formale Methoden.

Historie

1. 2004

   Karel Masařík beginnt seine Promotion über Hardware/Software-Co-Design, die Kern von Codasip Studio wird.

2. 2014

   Gründung von Codasip nach zehnjähriger Forschung an der Brno University of Technology.

3. 2015

   Seed-Finanzierung von 4,5 Mio. USD mit Credo Ventures.

4. 2017

   Mitgründung von RISC-V International; erstes kommerzielles RISC-V-Prozessor-IP; erster 64-Bit-RISC-V-Core.

5. 2018

   Series A über 10 Mio. USD; Beitritt zur CHIPSAlliance; Vidtoo Technology lizenziert den Bk3 RISC-V-Core.

6. 2019

   Horizon-2020-Förderung der EU; neues strategisches Designcenter in Frankreich.

7. 2020

   100 Mitarbeitende erreicht.

8. 2021

   Neues Designcenter im Vereinigten Königreich; Ron Black wird CEO.

9. 2022

   Designcenter in Griechenland und Spanien; Übernahme von Cerberus (sichere IoT-Produkte).

10. 2025

    RISC-V-Prozessoren bis ASIL-D zertifiziert; beschleunigter Verkaufsprozess eingeleitet; Lizenzabkommen mit EnSilica für CHERI-fähige Embedded-CPU.

11. 2026

    Strategischer Pivot und Divestiture angekündigt.