Ist das Ihr Unternehmen? Profil übernehmen
Verbund aus 15 Fraunhofer- und Leibniz-Instituten für Mikro- und Nanoelektronik-FuE entlang der gesamten Wertschöpfungskette.
Forschungsfabrik Mikroelektronik Deutschland (FMD)
Berlin (Geschäftsstelle) · Erlangen · Frankfurt (Oder) · München · Duisburg · Itzehoe · Dresden · Chemnitz · Freiburg · Wachtberg · Garching b. München · Halle (Saale)Neu auf Amplifa
Über die FMD
Die Forschungsfabrik Mikroelektronik Deutschland (FMD) ist eine standort- und technologieübergreifende Kooperation von 13 Fraunhofer-Instituten mit den Leibniz-Instituten FBH und IHP und fungiert als One-Stop-Shop für mikro- und nanoelektronische Forschung und Entwicklung in Deutschland und Europa. Bündelt werden Kompetenzen von rund 5500 Mitarbeitenden auf mehr als 19 500 m² Reinraumfläche an 13 Reinräumen mit über 2200 Geräten und Wafergrößen von 2 Zoll bis 300 mm. Das Angebot umfasst Technologieplattformen für Leistungselektronik (SiC, GaN), Extended CMOS, MEMS-Aktoren, Sensortechnik, Mikrowellen- und THz-Bauelemente, optoelektronische Systeme sowie Chiplet- und Packaging-Technologien einschließlich Multi-Projekt-Wafer-Services. Für Großunternehmen, KMU, Start-ups und akademische Forschung werden industrielle Auftragsforschung, Prototypen, Design-Dienstleistungen, PDKs sowie Charakterisierung, Test und Zuverlässigkeitsbewertung angeboten. Die Geschäftsstelle koordiniert die Aktivitäten von Berlin aus; gefördert wurde der Aufbau 2017 bis 2021 vom BMBF mit rund 350 Millionen Euro.
- Standort
- Berlin
- Verfahren
- Halbleiter-Prozessierung (Frontend: FEOL/MOL/BEOL) auf Si, SiC, GaN, Vollintegrierte 150 mm SiC-Bauelementfertigung (SiC-Prototyp-Foundry), GaN-Heterostruktur-Integration auf 200 mm Si-Substraten, Epitaxie (kundenspezifische Epitaxieschichten, Si/SiGe, GaAs, InP, GaN, InGaAs mHEMT), Multi-Projekt-Wafer (MPW)-Services und Prototyping (SiGe-BiCMOS 0,25 µm / 0,13 µm, InP-Plattform,, MEMS Foundry Services (200 mm), MEMS/NEMS-Design, Fertigung und Packaging, Waferbonden (inkl. reaktives Niedertemperaturbonden CuO/Al, induktives Waferbonden, hermetisches, Advanced Packaging / Heterointegration (APECS-Pilotlinie, Fan-Out Wafer Level Packaging MPFOWLP,
- Werkstoffe
- Silizium (Si), Siliziumkarbid (SiC, 4H-SiC), Galliumnitrid (GaN), Aluminiumnitrid (AlN), Galliumoxid (Ga2O3), AlGaN, AlScN, Silizium-Germanium (SiGe)
- Zertifikate
- Reinraum ISO 1–6 (ISO 14644-1)
- Branchen
- Halbleiterindustrie, Automotive, Telekommunikation (5G/6G), Produktionstechnik/Industrie 4.0, Sensortechnik, Luft- und Raumfahrt
- 01
Design-Dienstleistungen (Chip/Modul/System)
- 02
Epitaxie und Substratvorbereitung
- 03
Frontend-Prozessierung (FEOL/MOL/BEOL)
- 04
Waferbonden und Vereinzelung
- 05
Advanced Packaging und Heterointegration
- 06
Modul- und Systemintegration
- 07
Charakterisierung, Test und Zuverlässigkeitsbewertung
Standorte und Reinräume
Berlin (Geschäftsstelle)
DEGeschäftsstelle und Koordination
Erlangen
DESi-Linie, π-Fab Prototyp-Services, SiC-Prototyp-Foundry (Fraunhofer IISB)
- Stückgewicht / Größe
- 150/200 mm Wafer
- Losgröße
- Prototyp bis Kleinserie
- Werkstoffe
- Si, 4H-SiC, GaN
- SiC-150-mm-Forschungs- und Entwicklungsplattform
- 200-mm-Si-Linie (>1500 m² Reinraum ISO 4)
- π-Fab Si-CMOS- und SiC-Linie
Frankfurt (Oder)
DEBiCMOS/CMOS-Fabrik (Leibniz IHP)
- Stückgewicht / Größe
- 200 mm Wafer
- Losgröße
- MPW bis Kleinserie
- Werkstoffe
- Si, SiGe
- 200-mm-BiCMOS/CMOS-Linie 0,13/0,25 µm SiGe-BiCMOS
- 1000 m² Reinraum Klasse 1
München
DECMOS- und MEMS-Linie (Fraunhofer EMFT)
- Stückgewicht / Größe
- ≤200 mm Wafer
- Losgröße
- Prototyp bis Kleinserie
- Werkstoffe
- Si
- CMOS-Linie ≤200 mm
- MEMS-Linie ≤200 mm
- ca. 1000 m², ISO 4
Duisburg
DECMOS- und MEMS-Linie (Fraunhofer IMS)
- Stückgewicht / Größe
- 200 mm Wafer
- Losgröße
- Prototyp bis Kleinserie
- Werkstoffe
- Si
- 200-mm-CMOS-Linie (>1500 m² ISO 4)
- 200-mm-MEMS-Linie (ca. 1300 m²)
Itzehoe
DESi-, MEMS- und GaN-on-Si-Linie (Fraunhofer ISIT)
- Stückgewicht / Größe
- 200 mm Wafer
- Losgröße
- Prototyp bis Kleinserie
- Werkstoffe
- Si, GaN
- 200-mm-Si- und MEMS-Linie (>1500 m² ISO 4/5)
- 200-mm-GaN-on-Si-Linie in Kooperation mit Fraunhofer IAF (>2500 m²)
Dresden
DE300-mm-Screening-FAB und 200-mm-MEMS-Linie (Fraunhofer IPMS)
- Stückgewicht / Größe
- 200/300 mm Wafer
- Losgröße
- Prototyp bis Kleinserie
- Werkstoffe
- Si
- 300-mm-Screening-FAB (2700 m², Klasse 6/3, über 80 Tools)
- 200-mm-MEMS-Linie (>1500 m² an 2 Standorten)
Chemnitz
DEPackaging (ASSID) sowie MEMS-/Sensor-Linie (Fraunhofer IZM-ASSID, ENAS)
- Stückgewicht / Größe
- 200/300 mm Wafer
- Losgröße
- Prototyp bis Kleinserie
- Werkstoffe
- Si, Polymer
- 200/300-mm-Packaging-Linie (ca. 800 m² ISO 6)
- MEMS- und Sensor-Linie ≤200 mm (1000–1500 m² ISO 4/6)
Freiburg
DECompound-/WBG-Reinraum, Epitaxie (Fraunhofer IAF)
- Stückgewicht / Größe
- ≤100 mm; 200 mm GaN-on-Si (Kooperation)
- Losgröße
- Prototyp bis Kleinserie
- Werkstoffe
- GaAs, InP, GaN, AlScN
- Verbindungshalbleiter-/WBG-Reinraum bis 100 mm (ca. 1000 m² ISO 3/4)
- 200-mm-GaN-on-Si-Linie mit Fraunhofer ISIT
Berlin / Moritzburg
DEPackaging-Linie und Verbindungshalbleiter-Reinraum (Fraunhofer IZM, Leibniz FBH, Fraunhofer HHI)
- Stückgewicht / Größe
- 100–300 mm
- Losgröße
- Prototyp bis Kleinserie
- Werkstoffe
- Si, GaAs, InP
- Packaging-Linie 100–300 mm (ca. 1500 m² ISO 6)
- Verbindungshalbleiter-Reinraum bis 100 mm (ca. 2700 m² ISO 5/6, FBH)
- InP-Foundry bis 100 mm (HHI, ISO 4/6)
Technologiebeispiele
Einblicke in die Fertigung
Branchen
Verfahren & technische Grenzen
| Verfahren | Toleranz | Max. Bauteil | Gewicht | Losgröße | Werkstoffe |
|---|---|---|---|---|---|
| Halbleiter-Prozessierung (Frontend: FEOL/MOL/BEOL) auf Si, SiC, GaNEngineering | – | 200 mm Wafer | – | – | Silizium, SiC (4H-SiC), GaN, SiGe |
| Vollintegrierte 150 mm SiC-Bauelementfertigung (SiC-Prototyp-Foundry)Engineering | – | 150 mm Wafer | – | – | 4H-SiC |
| GaN-Heterostruktur-Integration auf 200 mm Si-SubstratenEngineering | – | 200 mm Wafer | – | – | GaN, Silizium |
| Epitaxie (kundenspezifische Epitaxieschichten, Si/SiGe, GaAs, InP, GaN, InGaAs mHEMT)Engineering | – | – | – | – | Si, SiGe, GaAs, InP, GaN, InGaAs |
| Multi-Projekt-Wafer (MPW)-Services und Prototyping (SiGe-BiCMOS 0,25 µm / 0,13 µm, InP-Plattform,Engineering | – | – | – | Kleinserienfertigung | Silizium, SiGe, InP, Compound Halbleiter |
| MEMS Foundry Services (200 mm), MEMS/NEMS-Design, Fertigung und PackagingEngineering | – | 200 mm Wafer | – | – | Silizium, SOI, AlN (piezoelektrisch) |
| Waferbonden (inkl. reaktives Niedertemperaturbonden CuO/Al, induktives Waferbonden, hermetischesFügen | – | – | – | – | Silizium, Glas, CuO/Al-Multilagen, Pd/Al, Pd/Sn |
| Advanced Packaging / Heterointegration (APECS-Pilotlinie, Fan-Out Wafer Level Packaging MPFOWLP,Fügen | – | 300 mm Wafer | – | – | Silizium, Glas, Polymer, SiGe-BiCMOS-Chiplets |
| Chiplet-Heterointegration, Die-zu-Wafer-Bonding, Al-Al-Bonding, Silizium-InterposerFügen | – | 200 mm Wafer | – | – | Silizium, SiGe-BiCMOS |
| Leistungselektronik-Modulfertigung: Die-attach, Ag-Sintern, TLPB, TLPS, Löten, Heavy-Wire- undFügen | – | 610 mm × 457 mm | – | – | Si, SiC, GaN, AlN, Ga2O3, Sinter-Silber |
| Deep Reactive Ion Etching (RIE) von SiC, Ätzvertiefung bis 300 µm, Ätzgeschwindigkeit bis 4 µm/minEngineering | – | 300 µm | – | – | 4H-SiC |
| Sensorfertigung und -integration (MEMS auf CMOS, hybrid-integriert), Charakterisierung und TestPrüfung | – | – | – | – | SiC, Silizium |
| Chip-/Modul-/System-Design und Design-Dienstleistungen (inkl. PDKs/ADKs)Engineering | – | – | – | – | – |
| Elektrische Charakterisierung, Test und Zuverlässigkeitsbewertung (elektrisch bis THz, mechanisch)Prüfung | – | – | – | – | – |
| Zerstörungsfreie Materialprüfung (ZfP) und MaterialdiagnostikPrüfung | – | – | – | – | – |
| Hochfrequenz-Bauelemente (HBTs, HEMTs, MMICs) für Frequenzen bis THz auf Si, SiGe, InP, GaN/SiC,Engineering | – | 200 mm Wafer | – | – | Si, SiGe, InP, GaN, SiC, InGaAs, GaAs |
| Laserfertigung: GaAs-basierte Laser (620–1180 nm), InP-basierte Laser (~1,5 µm), III-V-Laser (2–11Engineering | – | – | – | – | GaAs, InP, III-V-Halbleiter |
| InP-Processing und photonische integrierte Schaltungen (InP Foundry bis 4")Engineering | – | 4" (100 mm) | – | – | InP |
| Organische Feldeffekttransistoren (OFET/LOFET) und elektrochemische SensorenKunststoff | – | – | – | – | organische Halbleiter |
| Backend-Technologien: Testchips mit hochdichtem Schaltungsdesign (200–300 mm Packaging)Engineering | – | 300 mm Wafer | – | – | Silizium |
| Screening-Plattform für Prozesse, Materialien und Equipment auf 300 mm WaferPrüfung | – | 300 mm Wafer | – | – | Silizium |
| π-Fab: individuelle Prototyp-Services, fortlaufende Si-CMOS- und SiC-ProduktionslinieEngineering | – | 200 mm Wafer | – | – | Si, GaN, SiC |
| Waferdünnen, Wafervereinzelung (Dicing), CMP, Implantation, Nassreinigung, Annealing, ALD/ALE,Engineering | – | 300 mm Wafer | – | – | Si, SiC, SiGe |
19 Anlagen & Maschinen
| Maschine | Hersteller / Modell | Anzahl | Arbeitsraum | Baujahr | Standort |
|---|---|---|---|---|---|
| SiC-150-mm-Forschungs- und Entwicklungsplattform (Prototyp-Foundry) | Fraunhofer IISB | – | 150 mm Wafer | – | Erlangen |
| 200 mm BiCMOS/CMOS-Linie | Leibniz IHP 0,13/0,25 µm SiGe-BiCMOS | – | 200 mm Wafer, 1000 m² Reinraum Klasse 1 | – | Frankfurt (Oder) |
| 200 mm Si-Linie | Fraunhofer IISB | – | über 1500 m² Reinraum, ISO 4 | – | Erlangen |
| CMOS-Linie ≤200 mm | Fraunhofer EMFT | – | ca. 1000 m², ISO 4 | – | München |
| 200 mm CMOS-Linie | Fraunhofer IMS | – | über 1500 m², ISO 4 | – | Duisburg |
| 200 mm Si-Linie und MEMS-Linie | Fraunhofer ISIT | – | über 1500 m², ISO 4/5 | – | Itzehoe |
| 200 mm (Bi)CMOS-Linie | Leibniz IHP | – | ca. 1000 m², ISO 1 | – | Frankfurt (Oder) |
| Packaging-Linie 100–300 mm | Fraunhofer IZM-Berlin | – | ca. 1500 m² (Berlin und Moritzburg), ISO 6 | – | Berlin, Moritzburg |
| 300 mm Screening FAB | Fraunhofer IPMS | – | 2700 m² Reinraum Klasse 6 und 3 (ISO 14644-1), über 80 Prozessierungs- und Analytiktools | – | Dresden |
| 200/300 mm Packaging-Linie (ASSID) | Fraunhofer IZM-ASSID | – | ca. 800 m², ISO 6 | – | Chemnitz |
| MEMS- und Sensor-Linie ≤200 mm | Fraunhofer ENAS | – | ca. 1000–1500 m², ISO 4/6 | – | Chemnitz |
| 200 mm MEMS-Linie | Fraunhofer IPMS | – | über 1500 m² an 2 Standorten, ISO 4 | – | Dresden |
| 200 mm MEMS-Linie | Fraunhofer IMS | – | ca. 1300 m², ISO 4 | – | Duisburg |
| MEMS-Linie ≤200 mm | Fraunhofer EMFT | – | ca. 1000 m², ISO 4 | – | München |
| Verbindungshalbleiter-Reinraum bis 100 mm | Leibniz FBH | – | ca. 2700 m², ISO 5/6 | – | Berlin |
| Verbindungshalbleiter-Reinraum bis 100 mm (InP-Foundry) | Fraunhofer HHI | – | ISO 4/6 | – | Berlin |
| Verbindungshalbleiter-/WBG-Reinraum bis 100 mm | Fraunhofer IAF | – | ca. 1000 m², ISO 3/4 | – | Freiburg |
| 200 mm GaN-on-Si-Linie (in Kooperation) | Fraunhofer IAF und Fraunhofer ISIT | – | gemeinsam über 2500 m² Reinraum, ISO 3/4 bzw. ISO 4/5 | – | Freiburg / Itzehoe |
| Reinraum-Infrastruktur gesamt (13 Reinräume, >2200 Geräte) | FMD | 13 | mehr als 19 500 m² Reinraumfläche, Wafergrößen 2" bis 300 mm, über 10 Mio. Moves/Jahr | – | deutschlandweit |
Qualität und Reinraumklassen
Die FMD arbeitet mit Reinräumen der Klassen ISO 1 bis ISO 6 (ISO 14644-1) und bietet elektrische Charakterisierung (bis in den THz-Bereich), mechanische Modellierung, Test- und Zuverlässigkeitsdienste sowie zerstörungsfreie Materialprüfung. Auf FMD-Ebene sind keine Zertifikate ausgewiesen.
| Nachweis | Erlangen | Frankfurt (Oder) | München | Duisburg | Itzehoe | Dresden | Chemnitz | Berlin |
|---|---|---|---|---|---|---|---|---|
| Reinraum ISO 1–6 (ISO 14644-1) |
Historie
- 2017
Gründung der Forschungsfabrik Mikroelektronik Deutschland als Kooperation von Fraunhofer- und Leibniz-Instituten.
- 2021
Abschluss der BMBF-Förderphase: rund 350 Mio. Euro für die Modernisierung der Forschungsinfrastruktur (2017–2021).
- 2024
Ende 2024 ergänzen Fraunhofer AISEC und Fraunhofer IMWS die FMD, insbesondere für die APECS-Pilotlinie.
- 2025
Start des Chiplet Application Hub auf der Hannover Messe; Startschuss für das German Chips Competence Centre (G3C).