Ist das Ihr Unternehmen? Profil übernehmen
ASIC-Fertigung auf SiGe-BiCMOS-Technologie: Foundry-Services, Packaging und Messtechnik für Industrie und Forschung
IHP Solutions GmbH
Frankfurt (Oder), DeutschlandNeu auf Amplifa
Über IHP Solutions
Die IHP Solutions GmbH ist die 2015 gegründete Verwertungs- und Technologietransfergesellschaft des Leibniz-Instituts für innovative Mikroelektronik (IHP) in Frankfurt (Oder). Das Unternehmen überträgt die Halbleitertechnologie des Instituts an Industriekunden und Forschungseinrichtungen weltweit. Kernangebot sind Foundry-Services für anwendungsspezifische integrierte Schaltungen (ASICs) in SiGe-BiCMOS-Technologie in 0,25 µm und 0,13 µm auf 200-mm-Wafern, einschließlich integrierter RF-Module und Silizium-Photonik. Die Chipfertigung erfolgt in der 1500 m² großen Reinraumfabrik (Klasse 3) des IHP im 24/7-Betrieb – vom Prototyping über Multi-Project-Wafer- und Engineering-Runs bis zur Low Volume Production. Ergänzend bietet IHP Solutions Packaging und Value Added Services (Grinding, Dicing, Sortierung, Advanced Packaging, PCB Assembly), Messtechnik- und Testdienstleistungen, IC-Design-Services sowie IP-Lizenzierung. Abnehmer finden sich vor allem in der HF-/Mikrowellentechnik, in der drahtlosen Kommunikation in höheren GHz-Bändern, im Radarbereich und in der Silizium-Photonik. Vertretungen bestehen in den USA (Americas/Japan) und in Hongkong (China/Hongkong/Taiwan).
- Standort
- Frankfurt (Oder)
- Verfahren
- SiGe BiCMOS Chipproduktion (MPW Runs, 40 ICs pro Run), Engineering Runs (kundenspezifische Produktion, 6 Wafer), Low Volume Production (LVP), Wafer Grinding (Thinning) 200/300 µm, TAIKO bis 50 µm, Blade-Dicing, Laser-Dicing, Stealth-Dicing, Dicing before Grinding
- Werkstoffe
- Silizium, SiGe (Silizium-Germanium), Kupfer, Lötzinn (Solder Balls), SiGe-BiCMOS-Technologie (0,25 µm und 0,13 µm), Silizium (200-mm-Wafer), Silizium-Photonik auf SOI-Wafern, TSV (Through-Silicon-Vias)
- Zertifikate
- Measurement & Test Support (device, functional, analog/RF, digital), Automatische optische Inspektion (AOI 2D/3D, 0,25 µm/pixel), ISO 9001
- Gegründet
- 2015
- Mitarbeiter
- < 500 (kleine
- Branchen
- Mikroelektronik / Halbleiter (ASIC-Fertigung), HF- und Mikrowellentechnik / Radar, Drahtlose Kommunikation (höhere GHz-Bänder), Silizium-Photonik, Forschungseinrichtungen und Universitäten, Mikroelektronik/Halbleiter (ASIC-Fertigung)
- 01
IC-Design und Design Services (Cadence, ADS)
- 02
Masken-/Waferproduktion (MPW, Engineering Runs)
- 03
Low Volume Production
- 04
Wafer Grinding / Thinning
- 05
Dicing (Blade, Laser, Stealth)
- 06
AOI-Inspektion
- 07
Die Sorting und Packaging
- 08
Advanced Packaging (RDL, Solder Balls, Flip Chip, Bonding)
- 09
PCB Assembly
- 10
Measurement & Test Support
Technologien und Verfahren
SiGe-BiCMOS-Technologie (0,25 µm und 0,13 µm)
Halbleiterprozess mit integrierten HBTs mit Grenzfrequenzen bis 500 GHz für HF- und Radar-Anwendungen.
Silizium (200-mm-Wafer)
Substratmaterial der Chipfertigung, optional als SOI-Wafer für photonische Designschichten.
Silizium-Photonik auf SOI-Wafern
Zusätzliche photonische Designschichten zusammen mit BiCMOS-BEOL-Lagen für integrierte photonische ICs.
TSV (Through-Silicon-Vias)
Option in SG13S/SG13G2 zur RF-Erdung durch Vias durch das Silizium.
Localized Backside Etching
Lokales Abätzen von Silizium auf der Wafer-Rückseite zur Verbesserung der passiven Bauelemente.
Kupfer (RDL, Copper Pillars)
Werkstoff für Redistribution Layers und Copper Pillars in der Advanced Packaging.
Lötzinn (Solder Balls)
Werkstoff für Bump-Metallisierung und Flip-Chip-Montage.
Standort
Frankfurt (Oder)
DEHauptsitz; SiGe-BiCMOS-Pilot-Fabrik des IHP (Reinraum, Prototyping, LVP, Packaging, Messtechnik)
- Losgröße
- MPW Runs (40 ICs pro Run), Engineering Runs (6 Wafer), Low Volume Production
- Werkstoffe
- Silizium, SiGe (BiCMOS 0,25 µm und 0,13 µm)
- SiGe-BiCMOS-Waferfab (200 mm, 0,13 µm), 1500 m² Reinraum Klasse 3, 24/7-Betrieb
- AOI-Inspektionssystem 2D/3D, max. 0,25 µm/pixel
- Grinding bis 12" (150–750 µm, TAIKO bis 50 µm)
- Dicing: Blade, Laser, Stealth, Dicing before Grinding
- Die Sorting & Packaging (Waffle Pack, Vacuum Release Tray, Gel Pack, Tape)
- Advanced Packaging: RDL, Solder Balls, Copper Pillars, Flip Chip, Chip on Board, Die/Wire Bonding
- PCB Assembly
- Mess- und Testausrüstung (device/functional/RF/digital)
Bauteile und Dienstleistungen
Einblicke in die Fertigung
Branchen
Verfahren & technische Grenzen
| Verfahren | Toleranz | Max. Bauteil | Gewicht | Losgröße | Werkstoffe |
|---|---|---|---|---|---|
| SiGe BiCMOS Chipproduktion (MPW Runs, 40 ICs pro Run)Halbleiter-Fertigung | – | 200 mm (Wafer) | – | 40 ICs | Silizium, SiGe |
| Engineering Runs (kundenspezifische Produktion, 6 Wafer)Halbleiter-Fertigung | – | 200 mm (Wafer) | – | 6 Wafer | Silizium, SiGe |
| Low Volume Production (LVP)Halbleiter-Fertigung | – | 200 mm (Wafer) | – | – | Silizium, SiGe |
| Wafer Grinding (Thinning) 200/300 µm, TAIKO bis 50 µmOberflächen- und Dünnschichttechnik | – | 12" (Wafer) | – | – | Silizium |
| Blade-DicingTrennen | – | 12" (Wafer) | – | – | Silizium |
| Laser-DicingTrennen | – | 12" (Wafer) | – | – | Silizium |
| Stealth-DicingTrennen | – | 12" (Wafer) | – | – | Silizium |
| Dicing before GrindingTrennen | – | 12" (Wafer) | – | – | Silizium |
| Automatic Optical Inspection (AOI), 2D/3D, max. 0,25 µm/pixelPrüfen | – | – | – | – | Silizium |
| Die Sorting und Packaging (Waffle Pack, Vacuum Release Tray, Gel Pack, Tape)Handhabung/Verpackung | – | – | – | – | – |
| PCB AssemblyMontage | – | – | – | – | Kupfer |
| Redistribution Layer (RDL)Packaging/Verbindungstechnik | – | – | – | – | Kupfer |
| Solder Balls AufbringenPackaging/Verbindungstechnik | – | – | – | – | Lötzinn, Kupfer |
| Copper Pillars AufbringenPackaging/Verbindungstechnik | – | – | – | – | Kupfer |
| Flip ChipPackaging/Verbindungstechnik | – | – | – | – | – |
| Chip on BoardPackaging/Verbindungstechnik | – | – | – | – | – |
| Die BondingPackaging/Verbindungstechnik | – | – | – | – | – |
| Wire BondingPackaging/Verbindungstechnik | – | – | – | – | – |
| On-Wafer Measurements (device/functional/RF/digital)Prüfen | – | 200 mm (Wafer) | – | – | – |
| IC Design Services / PCB DesignEngineering/Design | – | – | – | – | – |
2 Anlagen & Maschinen
| Maschine | Hersteller / Modell | Anzahl | Arbeitsraum | Baujahr | Standort |
|---|---|---|---|---|---|
| SiGe BiCMOS Pilot Foundry (Wafer Fab) | IHP | – | 1500 m² Class-3 Cleanroom, 200 mm Wafer, 0.13 µm Technologie | – | Frankfurt (Oder) |
| AOI Inspektionssystem (2D/3D) | – | – | max. Auflösung 0,25 µm/pixel | – | Frankfurt (Oder) |
Zusatzleistungen
Qualität und Messtechnik
IHP Solutions bietet Zugang zur vollständigen Mess- und Testausrüstung des IHP, einschließlich automatischer optischer Inspektion (AOI, 2D/3D) mit einer maximalen Auflösung von 0,25 µm/pixel sowie Device-, Funktions-, analog/RF- und digitalen Messungen. Fertigung und Packaging erfolgen in einem 1500 m² großen Reinraum der Klasse 3 im 24/7-Betrieb.
| Nachweis | Frankfurt (Oder) |
|---|---|
| Measurement & Test Support (device, functional, analog/RF, digital) | |
| Automatische optische Inspektion (AOI 2D/3D, 0,25 µm/pixel) | |
| ISO 9001 |
Historie
- 2015
Gründung der IHP Solutions GmbH als Verwertungs- und Technologietransfergesellschaft des Leibniz-Instituts für innovative Mikroelektronik (IHP).
- 2022
Mirtha Valenzuela Vera wird am 15.11.2022 alleinige Geschäftsführerin.