Ist das Ihr Unternehmen? Profil übernehmen

Dienstleister für Formal-Verification-Sign-Off kritischer digitaler IP-Blöcke und SoCs mit strukturiertem Delivery-Modell

LUBIS EDA

Deutschland (Hauptsitz)Neu auf Amplifa

50+Mitarbeitende (Vollzeit, alle in Deutschland)

6+Jahre Unternehmenshistorie

325+Abgeschlossene Formal-Verification-Projekte

900+Nach UVM aufgedeckte Design-Bugs

5Fortune-25-Kunden

Über LUBIS EDA

LUBIS EDA ist ein auf formale Verifikation spezialisierter Engineering-Dienstleister für digitale IP-Blöcke und SoCs. Das Unternehmen unterstützt RTL-Teams dabei, Zeitplanrisiken zu reduzieren und simulationsresistente Corner-Case-Fehler aufzudecken, die mit klassischen Testbench-Ansätzen schwer erreichbar sind. Das Angebot umfasst den Formal-Verification-Sign-Off als Dienstleistung: Definition des Sign-Off-Plans und des Scopes, Property-Plan mit Assumptions- und Constraints-Ansatz, Coverage- und Convergence-Tracking, Ergebnisdokumentation sowie wiederverwendbare Verification-Artefakte. Das Delivery-Modell folgt einem systematisierten Ablauf aus Discover, Plan, Prep, Execute und Sign-off; zusätzlich werden formale Verifikationsergebnisse in die Regression-Flows der Kunden integriert. Das Team von über 50 Vollzeitkräften arbeitet vollständig in Deutschland und verfügt über Tool-Kenntnisse in Cadence-, Synopsys- und Siemens-EDA-Umgebungen. Es werden zwei Engagement-Modelle angeboten: Fixed (scope-basiert, Turn-key-Sign-off) und Subscription (zeitbasiert mit garantierter Kapazität). Kunden sind unter anderem fünf Fortune-25-Konzerne sowie mehr als 15 Wiederholkunden.

Standort: Deutschland (Hauptsitz)
Verfahren: Formal Verification Sign-Off (digitale Schaltungs-/IP-Verifikation als Dienstleistung), Formal Verification Sign-Off für digitale IP und SoCs, Formal Sign-Off Plan und Scope-Definition, Property-Plan sowie Assumptions/Constraints-Ansatz, Coverage- und Convergence-Tracking, Ergebnisdokumentation / Sign-Off-Report, Wiederverwendbare Verification-Artefakte, Integration formaler Verifikationsergebnisse in Regression-Flows
Werkstoffe: Formal Verification Sign-Off, Property-Plan & Assumptions/Constraints, Coverage- & Convergence-Tracking, Sign-Off-Report & Artefakte
Zertifikate: Formeller Sign-Off-Report, Coverage- & Convergence-Tracking
Mitarbeiter: 50+
Branchen: Halbleiter / EDA, Digitales IP- und SoC-Design, Fortune-25-Kunden (größte Weltkonzerne)

01
Discover (Review von Dokumentation, Spezifikation, Architektur und
02
Plan (Verifikationsziele, Risiken, Abstraktionen, Milestones)
03
Prep (Umgebung, Assumptions, Constraints, Workflows)
04
Execute (Properties, Debugging, Abstraktion, Coverage)
05
Sign-off (Evidence-Bewertung, Sign-Off-Report)
06
Integration in Regression-Flows des Kunden

Verfahren & Tool-Umgebung

FV-SO

Formal Verification Sign-Off

Strukturierter Sign-Off kritischer digitaler IP-Blöcke und Subsysteme mit definierten Kriterien und dokumentierter Evidence.

Property-Plan & Assumptions/Constraints

Systematischer Ansatz für Properties, Assumptions und Constraints zur Absicherung von Beweisen und Konvergenz.

COV

Coverage- & Convergence-Tracking

Kontinuierliches Tracking von Coverage und Beweis-Konvergenz bis zum vereinbarten Sign-Off-Ziel.

REP

Sign-Off-Report & Artefakte

Dokumentation der Ergebnisse sowie wiederverwendbare Verification-Artefakte und Integration in Regression-Flows.

Standorte

Deutschland (Hauptsitz)

Hauptsitz / Engineering-Team

Cadence EDA-Tooling
Synopsys EDA-Tooling
Siemens EDA-Tooling

Leistungen

**Identifikation hochriskanter Blöcke (High-Risk Blocks)**Formal Verification Sign-Off · Digitales IP- und SoC-Design

**Geplanter vs. tatsächlicher Tape-out im Formal-Sign-Off**Schedule-Tracking · Halbleiterentwicklung

**LUBIS EDA Formal-Flow**Delivery-Modell · Verifikation als Dienstleistung

Einblicke in die Fertigung

Der LUBIS EDA Formal-Flow für den Formal-Verification-Sign-Off

Branchen

Halbleiter / EDADigitales IP- und SoC-DesignFortune-25-Kunden (größte Weltkonzerne)

Verfahren & technische Grenzen

Verfahren	Toleranz	Max. Bauteil	Gewicht	Losgröße	Werkstoffe
Formal Verification Sign-Off (digitale Schaltungs-/IP-Verifikation als Dienstleistung)Engineering	–	–	–	–	–

Zusatzleistungen

Formal Verification Sign-Off für digitale IP und SoCsFormal Sign-Off Plan und Scope-DefinitionProperty-Plan sowie Assumptions/Constraints-AnsatzCoverage- und Convergence-TrackingErgebnisdokumentation / Sign-Off-ReportWiederverwendbare Verification-ArtefakteIntegration formaler Verifikationsergebnisse in Regression-FlowsEngagement-Modelle: Fixed (scope-based) und Subscription (time-based, garantierte Kapazität)

Referenzkunden

5 Fortune-25-Kunden15+ Wiederholkunden

Qualität & Nachvollziehbarkeit

Der Sign-Off basiert auf einer strukturierten, überprüfbaren Evidence-Sammlung: Scope, validierte Assumptions, Proof-Status je Property, Coverage-Argument, dokumentierte Abstraktionen, Restrisiken und ein Register bekannter Lücken. Dies erlaubt Nachvollziehbarkeit auch für Beteiligte, die die Verifikation nicht selbst durchgeführt haben.

Nachweis	Deutschland (Hauptsitz)
Formeller Sign-Off-Report
Coverage- & Convergence-Tracking

Historie

Über 6 Jahre Unternehmensrecord
325+ abgeschlossene Formal-Verification-Projekte mit 900+ nach UVM aufgedeckten Design-Bugs